作为计算机行业的黄金定律，摩尔定律一直指导着芯片开发。但是随着芯片工艺升级速度的放缓，围绕在这一定律身上的争议也在不断扩大。

9月28日凌晨，面对摩尔定律的“信任危机”，英特尔CEO帕特·基辛格(PatGelsinger)表示，至少在未来十年里，摩尔定律“依然有效”。然而在一周前，英伟达创始人兼CEO黄仁勋却表达了截然相反的观点。黄仁勋在一场采访中表示，以类似成本实现两倍业绩预期对于芯片行业来说已成为过去。“摩尔定律结束了。”

两大芯片巨头对于摩尔定律的分歧展现了当下芯片企业对于技术演进方向的不确定性。即便实现了晶体管堆积数量的增加，但是成本的飙升开始让越来越多的企业停下对先进制程的追逐，思考摩尔定律本身的合理性。

英伟达VS英特尔：摩尔定律过时了吗?

摩尔定律由英特尔联合创始人戈登·摩尔(GordonMoore)在上世纪60年代提出，逐渐演变对芯片行业的技术预言：集成电路上可以容纳的晶体管数目在大约每经过18个月到24个月便会增加一倍。换言之，处理器的性能大约每两年翻一倍，计算成本呈指数型下降。

从行业角度来看，业界一直遵循这一定律，并按前一代制程的0.7倍对新制程节点命名，这种线性升级正好带来晶体管集成密度翻番。因此，出现了90纳米、65纳米、45纳米、32纳米——每一代制程节点都能在给定面积上，容纳比前一代多一倍的晶体管。

这种对先进制程的追逐也极大推动了计算产业的发展，从而孕育出了高速度的互联网、智能手机和现在的车联网、智能冰箱和自动调温器等。

但随着技术的发展，随着工艺从微米级到纳米级，同样小的空间里集成越来越多的硅电路，产生的热量却越来越大，摩尔定律所推崇的“两年处理能力加倍”的实现开始变得乏力。

在业内看来，不断逼近物理极限的晶体管加工早已让现有的光刻技术“不堪重负”，CPU晶体管和能量大幅上升导致应用性能只有小幅增长，Dennard(登纳德)缩放效应遇到了元件物理的瓶颈。此外，摩尔定律质疑声中最大的“噪音”来自于技术与成本的平衡。

英伟达认为，随着芯片架构变得更加复杂，硅晶片变得更加昂贵。

黄仁勋此前在接受包括第一财经在内的记者采访时表示，“今天12英寸的晶圆要贵得多，不是贵了一点点，是贵了非常非常多。技术越来越贵，所以我们必须使用更多办法，像RTX、DLSS、SCR、TensorCores这样的发明，使我们能够继续克服成本的增加。”

以晶圆代工成本为例，根据美国乔治敦大学沃尔什外交学院安全与新兴技术中心(CSET)发布的研究数据显示，台积电一片采用3nm制程的12英寸晶圆，代工制造费用约为3万美元，约为5nm的1.75倍。在裸片(die)面积不变(即升级架构，不增加晶体管数量)、良率不变的情况下，未来苹果A17处理器如果采用3nm制程，成本将上涨到154美元/颗，成为iPhone第一大成本零部件，而5nm的A15处理器原来只是iPhone的第三大成本零部件。

“成本的增加对于一些芯片企业来说确实带来了压力。”Counterpoint分析师Brady对第一财经记者表示，英伟达的部分产品从三星的8纳米转到台积电的4纳米时，成本多了一倍有余，芯片代工成本的上升让企业选择的技术路径也会发生改变。

但在英特尔看来，摩尔定律不会因为无用而结束，也不会因为经济效益不足而受阻。目前，英特尔仍在积极尝试在单个芯片上塞入更多晶体管。

基辛格在28日的讲话中提到，英特尔正在推进制造工艺的进步，例如采用新的光刻技术和RibbonFET架构，这能够让公司在每个芯片上继续塞进更多的晶体管，即使它们变得足够小，小到可以用埃(0.1纳米)单位来测量。

“我们希望从今天的单个封装上容纳大约1000亿个晶体管开始，到这个十年结束时实现在单个封装中加入一万亿个晶体管。”基辛格表示，摩尔定律至少在未来的十年里依然有效。

谁来拯救“摩尔定律”

“摩尔定律并非自然规律，而是对集成电路性能发展的观测或预测。过去半个多世纪以来，半导体行业大致按照摩尔定律发展，单个芯片上集成的晶体管数量从几千个增加到十几亿个。”CIC灼识咨询合伙人赵晓马对记者表示，现在看来摩尔定律逐渐遭遇瓶颈。受制于芯片尺寸的物理极限、光刻技术、隧道效应、功耗和散热、供电能力等问题，从5nm到3nm再到2nm，其间隔都超过了2年时间。

赵晓马认为，现在半导体行业更像是进入了后摩尔时代，需要拓展新的技术路线来延续摩尔定律。新集成、新材料、新架构逐渐成为颠覆创新的焦点。新集成包括Chiplet、先进封装等，Chiplet由于其高性能、低功耗、高面积使用率以及低成本受到广泛关注，在FPGA、GPU等高性能计算市场具备很高潜力。”

以Chiplet为例，这一技术通常被翻译为“粒芯”或“小芯片”。单从字面意义上可以理解为更为“粒度更小的芯片”。它是一种在先进制程下提升芯片的集成度，从而在不改变制程的前提下提升算力，并保证芯片制造良品率的一种手段。

举例来说，在一颗7nm工艺制程的芯片中，一些次要的模块可以用如22nm的较低的工艺制程做成Chiplet，再“拼装”至7nm芯片上，原理如同搭积木一样，这样可以